新思科技 （Synopsys, Inc., 納斯達克股票代碼： SNPS）近日宣布， DesignWare 112G EthernetPHY IP已獲得在5nm FinFET工藝上的硅認證，具有顯著的性能、功率和面積優(yōu)勢。得益于DesignWare 112G以太網(wǎng)PHY的面積效率，開發(fā)者能夠使用可感知布局的IP核來優(yōu)化高密度的片上系統(tǒng)（SoC），通過最大限度地在裸片的四角進行堆疊和布局來提高邊帶寬。為了提高性能，DesignWare 112G PHY在大于40dB的通道中展示了前向糾錯后的零誤碼率，同時具有低于5 pJ/bit的節(jié)能效果。

　　新思科技全面的112G以太網(wǎng)PHY解決方案結(jié)合了自身的布線可行性研究、封裝基板指南、信號和電源完整性模型以及深入的串擾分析，可實現(xiàn)快速可靠的SoC集成。DesignWare 112G以太網(wǎng)PHY是新思科技面向高性能云計算應(yīng)用的綜合IP產(chǎn)品組合的一部分，除此之外還包括廣泛使用的協(xié)議如PCI Express 、DDR、HBM、Die-to-Die、CXL和 CCIX。

　　新思科技IP市場營銷和戰(zhàn)略高級副總裁John Koeter表示：“20多年來，新思科技一直是業(yè)界可信賴的IP供應(yīng)商，致力于為開發(fā)者提供適用于最先進流程的、功能豐富的高速SerDes IP，協(xié)助開發(fā)者獲得市場競爭優(yōu)勢。采用5nm FinFET工藝的DesignWare 112G以太網(wǎng)PHY IP解決方案，具有獨特的性能、能耗和面積，能夠極大地賦能開發(fā)者，顯著降低其集成風險，并更快實現(xiàn)成功。”

　　新思科技是面向芯片設(shè)計提供高質(zhì)量硅驗證IP核解決方案的供應(yīng)商。DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全IP、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計、軟件開發(fā)以及將IP整合進芯片，新思科技的“IP Accelerated計劃”提供IP原型設(shè)計套件、IP軟件開發(fā)套件和IP子系統(tǒng)。新思科技在IP核質(zhì)量方面的廣泛投資、全面的技術(shù)支持以及強大的IP開發(fā)方法使設(shè)計人員能夠降低集成風險，并加快上市時間。垂詢DesignWare IP核詳情，請訪問https://www.synopsys.com/designware-ip。

　　新思科技（Synopsys, Inc., 納斯達克股票代碼：SNPS）是眾多創(chuàng)新型公司的Silicon to Software （“芯片到軟件”）合作伙伴，這些公司致力于開發(fā)我們?nèi)粘Ｋ�依賴的電子產(chǎn)品和軟件應(yīng)用。作為一家被納入標普500強（ S&P 500 ）的公司，新思科技長期以來一直處于全球電子設(shè)計自動化（EDA）和半導體IP產(chǎn)業(yè)的領(lǐng)先地位，并提供業(yè)界最廣泛的應(yīng)用程序安全測試工具和服務(wù)組合。無論您是創(chuàng)建先進半導體的片上系統(tǒng)（SoC）的設(shè)計人員，還是編寫需要更高安全性和質(zhì)量的應(yīng)用程序的軟件開發(fā)人員，新思科技都能夠提供您的創(chuàng)新產(chǎn)品所需要的解決方案。
　　消息來源：Synopsys, Inc.